Pimp my EPS - oder auch: Wer hat nen Schaltplan?

Dieses Thema im Forum "Lötkunst" wurde erstellt von MiK, 11. Juli 2007.

  1. MiK

    MiK Löten&Coden

    So, grad mal mit der ersten Durchklingel-Orgie durch, ein paar Zettel mit Daten gefüllt, und die Kiste tut sogar noch...

    Ich hab jetzt Pinouts von dem internen Erweiterungsstecker (J6) und dem Erweiterungsslot, und bei der Gelegenheit noch ein paar andere Dinge durchgemessen.

    Dabei fällt mir mal auf, dass an den PAL namens "MMU" nur A21-A23 dran gehen, also das Ding quasi nur in 2MB-Schritten selektieren kann. Aus dem PAL fallen unter Anderem die /CAS Signale für internes und eingestecktes RAM raus. Extern kann man sich 2MB dran stecken, intern stecken nur 512KB drin. Wenn man jetzt die 256KBit-Chips raus reisst und 1MBit-Chips rein baut, die eine Adressleitung auf den dazugehörigen Multiplexer packt, dann müsste das Ding schon rein intern 2MB haben. Und extern könnte man dann auch nochmal 2MB dran stöpseln. Bzw. Huckepack reinlöten und die /CAS halt intern mit dran drahten.

    Hat da schon mal jemand was gebastelt? Oder hat jemand nen Schaltplan von dem Ding rumliegen? Die Firmware und/oder das OS schon reversed?

    Ach, zu den Angaben wie 512KB und 2MB da oben - die sind nicht wirklich "echt", ich rechne hier mit 16bit Busbreite, die DRAMs sind aber nur auf 13bit bestückt. Die 2,1MB, die als Maximal angegeben sind ergeben sich aus 1MW + 256KW zu 13 bit + die 32KW internes SRAM zu 16bit. Rechnet man die Bits zusammen und teilt sie durch 8 um Bytes zu erhalten, kommt man auf 2,1MB. Knapp. In den 80ern hat halt jedes Bit gezählt :)

    Hat eigentlich jemand so ne ME-3 oder sonstiges in Richtung SCSI-Controller, der davon mal ein Foto machen könnte? Mich würde mal interessieren, was da für ein Controller-Chip drin ist, wenns nicht nur ein paar Latches sind.

    Und wer noch ein OEX-8 hat - auch davon wäre ein Innenfoto sehr interessant :)
     

Diese Seite empfehlen