trouby
....
basierend auf der dinsync norm - in 3 stufen:
1. 8192 kHz / 2^14 (4040) -> 500 Hz für 1ms Pulsbreite.
2. programmierbarer teiler 40102 (2x BCD, 1-100) - Prog. über Drehschalter mit decodierung (40147, 7400) -> 8ppq
3. 4024 für 4 & 2 ppq, mit 7408 als gate, gibt leider spikes (~1µs) deshalb 47n parallel - und raus mit den 74241.
hab ne excel da für die 500hz / zählerstand.
layout entwurf vorhanden.
der vorgänger war mit hartmann codierschaltern, ist aber teuer für die serie (7,50€ schalter, 5€ sockel, je x2).
drehschalter sind günstig, und die paar IC...
1. 8192 kHz / 2^14 (4040) -> 500 Hz für 1ms Pulsbreite.
2. programmierbarer teiler 40102 (2x BCD, 1-100) - Prog. über Drehschalter mit decodierung (40147, 7400) -> 8ppq
3. 4024 für 4 & 2 ppq, mit 7408 als gate, gibt leider spikes (~1µs) deshalb 47n parallel - und raus mit den 74241.
hab ne excel da für die 500hz / zählerstand.
layout entwurf vorhanden.
der vorgänger war mit hartmann codierschaltern, ist aber teuer für die serie (7,50€ schalter, 5€ sockel, je x2).
drehschalter sind günstig, und die paar IC...
