bartleby schrieb:
leider nicht nur: meines wissens ist es ein speicherproblem. der multitrak hat gegenueber dem sixtrak u.a. einen deutlich verbesserten sequencer, was wohl auch mehr code bedeutet. aber das rom fuer die firmware war nicht groesser als das vom sixtrak, also ham se dafuer die midi-cc-steuerung geopfert. oder so aehnlich. bizarr, aus heutiger sicht. aber es gab mal zeiten, da war speicher knapp und teuer.
Diese Zeiten kenn ich sehr gut. Damals, Anfang der 80er, kostete eine 16Kilobyte-Speichererweiterung für den Sinclair ZX81 sage und Schreibe 250DM, und es war dynamisches RAM, kein statisches, welches man batteriepuffern konnte. Der Polysix verwendete ja aus Preisgründen ein 1Kx4Bit SRAM und beschrieb das in 2 Hälften, statt das teurere 1Kx8 zu nehmen.
Hab mir mal die Schaltung des Sixtrack angeschaut. Auweia. Reichlich hingeschluderter Entwurf auf der Prozessorseite. Besteht aus Z80A CPU, einem 16K EPROM und 6K SRAM, bestehend aus 3x 6116 2K Bausteinen. Die Adreßdekodierung ist sehr seltsam gemacht bzw unelegant, der Adreßraum wird aber lange nicht voll ausgenutzt (64K), bietet also reichlich Platz für Erweiterungen. Das EPROM wird jedenfalls garnicht über den Adreßdekoderchip angesprochen, sondern einfach in den unteren Speicherbereich eingeblendet, also von $0000-$3FFF. Wenn man mal genauer hinschaut und vor allem die Schaltungsbeschreibung liest, steht da was von einem 2764 als EPROM, im Schaltplan steht ein 27128, also 16K statt 8K. Wahr wohl dann doch zu knapp geworden. Danach liegen die 3 SRAMs im Speicher und am oberen Ende der 6850 für MIDI.
Die Adreßdekoderschaltung ist etwas seltsam. Nicht nur, daß das EPROM getrennt davon läuft, wird ein 3 nach 8 Dekoder fast kaum genutzt und stattdessen dahinter weitere Gatter verbraten, anstatt man den Decoder so beschaltet, daß er an jeder seiner Selectleitungen ein 8K-Speichersegment ansprechen kann. Fürs EPROM faßt man dann 2 Leitungen zusammen, für die SRAMs brauchts dann noch weitere Gatter oder einen nachgeschalteten kleineren Decoder, der den Bereich dann aufteilt. So aber ist das äußerst unelegant.
Es würde mich nicht wundern, wenn Sixtrak und Multitrak auf der gleichen Platine basieren und man an genau der Stelle über seinen eigenen Entwurf gestolpert ist.
Will man die Kiste erweitern, hat man genug Raum, muß aber diese seltsame Adreßdekodierung neu machen und die Adressen in der Firmware entsprechend anpassen. Dank JEDEC-Pinouts hat man es hier sogar noch einfach. Erstens ist sowieso schon der doppelte ROM-Speicher vorgesehen, zweitens nimmt dieser Sockel auch noch einen 32K-Baustein auf (man muß nur eine Adreßleitung ziehen) und drittens sind auch die Sockel für die 3 6116er SRAMs für die Aufnahme des doppelt so großen Speichers, also 3x4K, vorgesehen, ebenfalls nur eine Adreßleitung ziehen und einen anderen Pin umverdrahten.
Fazit: Gehen wird da einiges, ist halt Arbeit, der größte Anteil aber das Analysieren der Firmware.
